WYSYŁKA DZISIAJ !!!

CODZIENNIE W DNI ROBOCZE

WYSTARCZY DO GODZ. 13.00 wysłać do nas:

1) deklarację odbioru przesyłki "za pobraniem"
lub
2) skan przelewu
albo
3) wpłacić za pośrednictwem "PayU"



KOMPUTEROWO WSPOMAGANE PROJEKTOWANIE SYSTEMÓW MIKROELEKTRONICZNYCH

Część I

Lech Znamirowski, Adam Ziębinski, Mirosław Skrzewski, Ryszard Pawłowski, Sylwester Warecki


Stan książki: NOWA
Wydawnictwo Politechniki Śląskiej
Stron: 298
Okładka: miękka
Format: B5
Nakład: 450 egz.

Z okładki:

Książka jest wprowadzeniem w problematykę projektowania układów scalonych dużej skali integracji VLSI (Very Large Scalę Integration) typu ASIC (Application-Specijic Integra ted Circuits). Tematyka sześciu rozdziałów i dziewięciu dodatków, które mogą stanowić instrukcję do poszczególnych ćwiczeń laboratoryjnych pozwalających zrealizować projekt, została tak dobrana, aby przedstawić kluczowe fazy komputerowego wspomagania projektowania systemu elektronicznego na poziomach opisu logicznego, układowego i geometrii struktur VLSI, organizacji bibliotek struktur elementarnych VLSI. stosowania reguł projektowania, wykorzystania modeli przyrządów półprzewodnikowych MOS w specjalizowanych symulatorach układowych oraz przygotowania plików transferowych projektu.
Projektowanie układów analogowych, stanowiące trudne i samo w sobie osobne zagadnienie, przedstawiono na bazie nowej technologii FPAA (Field Programmable Analog Arrays).
Konieczny był wybór narzędzi programowych CAD/CAE (Computer-Aided Design /Computer-Aided Engineering), chodziło bowiem o to, aby w czasie zajęć laboratoryjnych, których standardowy moduł czasowy wynosi cztery godziny, stosowane narzędzia były na tyle proste, by umożliwiały zakończenie danego projektu generacją dokumentacji, włączając w to odpowiednie pliki transferowe stanowiące interfejs pomiędzy hirudina wykonanym projektem a dalszym jego przetwarzaniem lub wprost wykorzystaniem ich jako nośników danych dla producenta układów scalonych, implementującego projekt w formie multiprojektu (jaką stanowi struktura typu multi-chip kilku różnych projektów na jednej płytce krzemowej) w wybranym procesie technologicznym.

Słowa kluczowe:
• ASIC (Application-SpecijicIntegrated Circuits)
• biblioteki struktur ASIC
• CAD (Computer-Aided Design)
• CAE (Computer-Aided Engineering)
• FPAA (Field Programmable Analog Array)
• komputerowe wspomaganie projektowania
• makromodele
• modele przyrządów półprzewodnikowych MOS
• multiprojekty
• SPICE (Simulation Program with Integrated Circuit Emphasis)
• symulatory logiczne
• symulatory układowe
• układy scalone dużej skali integracji
• VLSI (Very Large Scate Integration)



Spis treści części I:

PRZEDMOWA........................................... 9

1. PROJEKTOWANIE ELEMENTARNYCH STRUKTUR DUŻEJ SKALI INTEGRACJI ..........................................11
1.1. Cel ćwiczenia.......................................11
1.2. Wprowadzenie......................................11
1.2.1. Formaty transferowe opisu struktur......................12
1.2.2. Format CIF opisu struktur ...........................13
1.2.3. Przykładowy system wspomagania projektowania layoutu ........16
1.3. Opis stanowiska laboratoryjnego...........................19
1.3.1. Konstrukcja opisu struktur elementarnych nMOS .............19
1.3.2. Menu edytora graficznego opisu struktur VLSI...............20
1.3.3. Graficzny edytor layoutu struktur.......................23
1.3.4. Komenda kreślenia ścieżki TRACĘ......................26
1.3.5. Komendy struktury BŁOCK..........................27
1.3.6. Komendy przeglądania rysunku ........................29
1.3.7. Format DXF opisu struktur...........................31
1.3.8. Biblioteka struktur elementarnych nMOS ..................35
1.3.9. Projektowanie struktur nMOS VLSI .....................36
1.3.10. Translacja formatów ..............................37
1.3.11. Konstrukcyjne reguły projektowania.....................39
1.4. Projektowanie struktur CMOS VLSI.........................40
1.4.1. Równania stałoprądowe tranzystora MOS..................41
1.4.2. Charakterystyka stałoprądowa inwertera CMOS ..............45
1.4.3. Marginesy napięcia wejściowego inwertera.................51
1.4.4. Czasy przełączania inwertera..........................54
1.4.5. Bramki z tranzystorami wielokrotnymi ....................63
1.4.6. Layout funktorów CMOS............................71
1.4.7. Podsumowanie ..................................87
1.4.8. Wybrane zagadnienia projektowania struktur CMOS ...........90
1.5. Program ćwiczenia ...................................94
1.6. Literatura.........................................96

2. OPROGRAMOWANIE GRAFICZNYCH PRAC PROJEKTOWYCH......99
2.1. Cel ćwiczenia.......................................99
2.2. Wprowadzenie......................................99
2.2.1. Edytor programu AutoCAD ......................... 100
2.2.2. Menu główne edytora programu AutoCAD................ 101
2.2.3. Menu konfiguracyjne .............................101
2.2.4. Menu edytora..................................102
2.2.5. Formaty plików transferowych........................102
2.2.6. Wydruk......................................102
2.2.7. Przykłady wykorzystania komend edytora................. 102
2.3. Opis stanowiska laboratoryjnego ..........................109
2.3.1. Komendy edytora................................109
2.3.2. Rzuty bryły ...................................124
2.4. Program ćwiczenia ..................................129
2.5. Literatura........................................130

3. SYMULATORY UKŁADOWE W SYSTEMACH CAE............... 131
3.1. Cel ćwiczenia...................................... 131
3.2. Wprowadzenie..........................1........... 131
3.2.1. Struktura symulatora.............................. 132
3.2.2. Formułowanie opisu układu ......................... 133
3.2.3. Wzorce...................................... 137
3.2.4. Symulacja .................................... 147
3.2.5. Algorytm pracy symulatora.......................... 149
3.3. Opis stanowiska laboratoryjnego .......................... 149
3.3.1. Symulator układowy SPICE ver. 2G.................... 149
3.3.2. Zbieżność procedur całkowania....................... 152
3.3.3. Struktura pliku danych............................. 152
3.3.4. Elementy sieci.................................. 153
3.3.5. Moduły podukładów.............................. 167
3.3.6. Komendy sterujące............................... 168
3.3.7. Przykłady .................................... 172
3.3.8. Symulator układowy MICRO-CAP III................... 189
3.3.9. Zintegrowany system SPICE-ICAP/4.................... 189
3.3.10. SPICE ver. 3f3 ................................ 190
3.4. Program ćwiczenia .................................. 190
3.5. Literatura ........................................ 192

4. SYMULATORY LOGICZNE............................... 195
4.1. Cel ćwiczenia...................................... 195
4.2. Wprowadzenie..................................... 195
4.2.1. Symulacja układów logicznych........................ 196
4.2.2. Konstrukcje HDL w opisie architektury modułów............ 197
4.2.3. Interfejs użytkownika ............................. 200
4.2.4. Realizacja czasowej sekwencji sterującej modułami VHDL ...... 201
4.3. Opis stanowiska laboratoryjnego .......................... 209
4.3.1. Struktura symulatora LOGSIM ....................... 209
4.3.2. Struktura logiczna symulatora LOGSIM.................. 209
4.3.3. Moduł MACRO w złożonych układach logicznych ........... 209
4.3.4. Komendy hirudina systemowe (LOGSIM COMMANDS)............. 210
4.3.5. Biblioteka elementów symulatora LOGSIM................ 217
4.3.6. Pobudzenia zewnętrzne (LOGSIM EXTERNALS)............ 218
4.3.7. Symulatory Active-HDL i Cypress Semiconductor............ 221
4.4. Program ćwiczenia .................................. 222
4.5. Literatura ........................................ 222

5. PROJEKTOWANIE SYSTEMÓW VLSI........................ 225
5.1. Cel ćwiczenia...................................... 225
5.2. Wprowadzenie..................................... 225
5.2.1. Narzędzia programowe kompilacji krzemowej .............. 226
5.2.2. Typy układów scalonych i strategie projektowania............ 232
5.2.3. Struktury biblioteki ASIC........................... 235
5.3. Opis stanowiska laboratoryjnego .......................... 235
5.3.1. Biblioteka struktur rozbudowanych nMOS................. 235
5.3.2. Sumator/Subtraktor bit-slice Adder_M 170 ................ 244
5.3.3. Komórka pamięci RAM 501 ......................... 251
5.4. Program ćwiczenia laboratoryjnego ........................ 255
5.5. Literatura ........................................ 257

6. UKŁADY REPROGRAMOWALNE FPAA ...................... 259
6.1. Cel ćwiczenia...................................... 259
6.2. Wprowadzenie..................................... 259
6.3. Opis stanowiska laboratoryjnego .......................... 261
6.3.1. Oprogramowanie FPAA.......................: . . . . 262

6.3.2. Makro Edytor.................................. 264
6.3.3. Modyfikacje architektury........................... 268
6.3.4. Praca równoległa FPAA ........................... 272
6.4. Program ćwiczenia .................................. 280
6.5. Literatura........................................ 281

7. DODATEK A - Technologia nMOS........................... 283
7.1. Literatura........................................ 294

8. DODATEK B - Wybrane elementy biblioteki struktur elementarnych nMOS . 295
8.1. Struktura kontaktowa PadBlank........................... 295
8.2. Kontakt ziemi PadGnd ................................ 295
8.3. Kontakt zasilania PadVdd .............................. 296
8.4. Kontakt wejścia Padln4................................ 297
8.5. Buforowany kontakt wyjścia PadOut4....................... 298
8.6. Buforowany kontakt wyjścia Padln8........................ 300
8.7. Kontakt struktury zegarowej PadClock ...................... 301
8.8. Struktura ramy zasilającej MFRamaGlowna................... 303
8.9. Literatura........................................ 306

9. DODATEK C - Format DXF opisu grafiki....................... 307
9.1. Charakterystyka ogólna................................ 307
9.2. Semantyka formatu graficznego DXF ....................... 308
9.2.1. Struktura pliku ................................. 308
9.2.2. Grupy....................................... 309
9.2.3. Sekcja nagłówka . ,.............................. 311
9.2.4. Sekcja tablic................................... 311
9.2.5. Elementarne obiekty graficzne........................ 312
9.2.6. Sekcja bloków.................................. 314
9.2.7. Sekcja elementów (sekcja rysunku)..................... 315
9.3. Opis syntaktyczny formatu DXF .......................... 315
9.4. Literatura........................................ 315

10. DODATEK D - Geometryczne reguły projektowania struktur CMOS..... 317
10.1. Literatura ....................................... 323

11. DODATEK E - Technologia CMOS .......................... 325
11.1. Współczesne technologie CMOS ......................... 338
11.2. Literatura ....................................... 339

12. DODATEK F - Wybrane elementy biblioteki struktur elementarnych CMOS 341
12.1. Minimalny inwerter CMOS inv_min....................... 342
12.2. Geometria modularnej struktury bibliotecznej.................. 343
12.3. Struktura 1000 .................................... 344
12.4. Struktura 1130 .................................... 346
12.5. Struktura 1220 .................................... 349
12.6. Struktura 1410 .................................... 350
12.7. Struktura 9250 .................................... 354
12.8. Struktura 9530 .................................... 358
12.9. Struktura 9670 .................................... 362
12.10. Biblioteka CMOS LOCOS wersja 2.0 ..................... 367
12.11. Struktura ramy zasilającej i układy CMOS................... 369
12.12. Literatura....................................... 370

13. DODATEK G - Modele przyrządów półprzewodnikowych MOS........ 371
13.1. Komenda .MODEL ................................. 371
13.2. Przyrządy półprzewodnikowe ........................... 372
13.3. Tranzystor MOSFET ................................ 373
13.4. Model tranzystora MOSFET............................ 375
13.4.1. Model tranzystora MOSFET - LEVEL 1................. 376
13.4.2. Modele tranzystora MOSFET - LEVEL 2 i 3.............. 384
13.5. Dioda złączowa.................................... 389
13.5.1. Model diody złączowej ........................... 390
13.6. Parametry symulacji (.OPTIONS)......................... 393
13.7. Przykład symulacji struktury VLSI........................ 395
13.8. Literatura ....................................... 402

14. DODATEK H - Format CIF opisu grafiki ...................... 405
14.1. Charakterystyka ogólna............................... 405
14.2. Semantyka formatu CIF............................... 406
14.3. Skalowanie wartości liczbowej odległości.................... 411
14.4. Opis syntaktyczny formatu CIF.......................... 415
14.5. Literatura ....................................... 418

15. DODATEK I - Biblioteka elementów symulatora LOGSIM ........... 419
15.1. Konwencja oznaczeń................................. 419
15.2. Elementy........................................ 420
15.2.1. And....................................... 420
15.2.2. Nand ...................................... 421
15.2.3. Or........................................ 421
15.2.4. Nor ....................................... 422
15.2.5. Xor ....................................... 422
15.2.6. Xnor....................................... 422
15.2.7. Dff........................................ 423
15.2.8. Jkff ....................................... 424
15.2.9. Cntr....................................... 425
15.2.10. Plsr....................................... 426
15.2.11. Tg ....................................... 427
15.2.12. Buss ...................................... 428
15.3. Literatura ....................................... 429

SKOROWIDZ........................................... 431

Spis treści części II:

PRZEDMOWA........................................... 9

1. TESTOWANIE PROTOTYPÓW UKŁADÓW TYPU ASIC............. 11
1.1. Cel ćwiczenia....................................... 11
1.2. Wprowadzenie...................................... 11
1.2.1. Testowalność układów VLSI.......................... 11
1.2.2. Modele uszkodzeń................................ 13
1.2.3. Standard generowania testów IEEE Std 1149.1............... 17
1.3. Opis stanowiska laboratoryjnego ........................... 19
1.3.1. Koncepcja rozwiązania systemu testującego ST55 ............. 19
1.3.2. Konstrukcja modułu sprzętowego....................... 20
1.3.3. Program obsługi modułu transmisji...................... 23
1.3.4. Opis programu TESTER55........................... 26
1.3.5. Analizator stanów logicznych ......................... 32
1.3.6. Oscyloskop .................................... 33
1.4. Program ćwiczenia ................................... 33
1.4.1. Struktura testowa PROJECT5 ......................... 33
1.4.2. Program testów.................................. 34
1.5. Literatura ......................................... 43

2. UNIWERSALNY SYSTEM TESTOWANIA CAT...................45
2.1. Cel ćwiczenia.......................................45
2.2. Wprowadzenie......................................45
2.3. Interfejs CAMAC 111 .................................46
2.4. Program CAMAC....................................47
2.4.1. Korzystanie z programu.............................47
2.4.2. Przykłady sekwencji rozkazów CAMAC dla podprogramów obsługi bloków CAMAC.................................48
2.5. Biblioteka funkcji CAMAC C1.0...........................51
2.5.1. Funkcja CDREG - deklaracja adresu CAMAC...............52
2.5.2. Funkcja CFSA - generacja kodu operacji CAMAC ............52
2.5.3. Funkcja CSSA - generacja kodu operacji CAMAC ............53
2.5.4. Funkcja CCINIT - inicjalizacja kaset CAMAC...............53
2.5.5. Funkcja CCCZ - generacja sygnału Z na magistrali............53
2.5.6. Funkcja CCCC - generacja sygnału C na magistrali............54
2.5.7. Funkcja CCCI - ustawianie/kasowanie sygnału INHIBIT.........57
2.5.8. Funkcja CTCI - testowanie sygnału INHIBIT................57
2.5.9. Lista błędów wykonania programu CAMAC ................57
2.6. Program ćwiczenia laboratoryjnego .........................58
2.7. Literatura.........................................59

3. DOKUMENTACJA PROJEKTOWA SYSTEMU CYFROWEGO W SYSTEMIE CAD......................................61
3.1. Cel ćwiczenia.......................................61
3.2. Wprowadzenie......................................61
3.2.1. Zasady tworzenia dokumentacji technicznej.................61
3.2.2. Metody generacji dokumentacji ........................64
3.3. Opis stanowiska laboratoryjnego ...........................65
3.3.1. Charakterystyka pakietu OrCAD SDT....................65
3.3.2. Konfiguracja programu DRAFT........................66
3.3.3. Sterowanie pracą programu DRAFT.....................67
3.3.4. Polecenia zmiany warunków pracy......................68
3.3.5. Podstawowe polecenia programu .......................70
3.3.6. Polecenia pomocnicze..............................77
3.3.7. Polecenia wyprowadzania wyników......................81
3.3.8. Programy wspomagające ............................83
3.3.9. Programy obsługi bibliotek elementów....................87
3.4. Program ćwiczenia ...................................93
3.5. Literatura .........................................94

4. WERYFIKACJA PROJEKTÓW UKŁADÓW PLD..................95
4.1. Cel ćwiczenia.......................................95
4.2. Wprowadzenie......................................95
4.2.1. Weryfikacja projektu...............................95
4.2.2. Metody weryfikacji ...............................96
4.3. Symulacja układów logicznych ............................97
4.3.1. Poziomy symulacji i ich właściwości.....................97
4.3.2. Ograniczenia możliwości symulatorów....................98
4.3.3. Rodzaje symulacji............................... 101
4.3.4. Obszary zastosowań symulacji........................ 102
4.4. Charakterystyka układów logicznych PLD .................... 103
4.4.1. Struktura elementów PLD .......................... 103
4.4.2. Struktura wewnętrzna i programowanie elementów PLD........ 107
4.5. Charakterystyka symulatora OrCAD VST .................... 108
4.5.1. Przygotowanie danych wejściowych .................... 109
4.5.2. Organizacja bibliotek i budowa modeli................... 109
4.5.3. Wprowadzanie hirudina danych i komunikacja z użytkownikiem...114
4.6. Symulacja układów z elementami PLD ...................... 120
4.6.1. Zasady projektowania układów w oparciu o elementy PLD ...... 120
4.6.2. Funkcje pakietu wspomagania projektowania............... 120
4.6.3. Organizacja oprogramowania PLDLab wspomagającego uruchamianie i badanie elementów i układów z elementami PLD ........... 121
4.6.4. Przykład korzystania z programu PLDLab ................ 124
4.7. Program ćwiczenia .................................. 132
4.8. Literatura........................................ 132

5. KOMPUTEROWE WSPOMAGANIE KREŚLENIA OBRAZU MOZAIKI OBWODÓW PCB....................................... 133
5.1. Cel ćwiczenia...................................... 133
5.2. Wprowadzenie..................................... 133
5.3. Opis stanowiska laboratoryjnego .......................... 150
5.3.1. Charakterystyka programu kreślenia obrazu mozaiki .......... 150
5.3.2. Edycja i autoruting............................... 151
5.3.3. Komunikaty programu............................. 160
5.3.4. Przykład..................................... 162
5.4. Program ćwiczenia .................................. 165
5.5. Literatura ........................................ 168

6. REPROGRAMOWALNE UKŁADY FPGA...................... 171
6.1. Cel ćwiczenia...................................... 171
6.2. Opis stanowiska laboratoryjnego .......................... 171
6.2.1. Menedżer projektów.............................. 171
6.2.2. Edytor schematów ............................... 174
6.2.3. Edytor opisu w HDL ............................. 179
6.2.4. Edytor diagramu stanów ........................... 182
6.2.5. Symulator logiczny............................... 184
6.2.6. Menedżer bibliotek............................... 193
6.2.7. Edytor symboli................................. 195
6.2.8. Implementacja i programowanie układu .................. 196
6.3. Program ćwiczenia .................................. 199
6.4. Literatura........................................ 199

7. INTEGRACJA SYSTEMÓW CAD/CAE........................201
7.1. Cel ćwiczenia......................................201
7.2. Wprowadzenie.....................................201
7.3. Bajtowe formaty opisu rysunku...........................204
7.3.1. Format pliku rysunkowego pakietu OrCAD SDT ............204
7.4. Tekstowe formaty opisu rysunku..........................212
7.4.1. Format CIF ...................................212
7.4.2. Format DXF...................................212
7.4.3. Format EDIF..................................212
7.5. Pliki przykładowe...................................215
7.5.1. Format pakietu OrCAD............................215
7.5.2. Format CIF...................................219
7.5.3. Format DXF...................................219
7.5.4. Format LUCIE.................................222
7.5.5. Format HP-GL.................................222
7.5.6. Format IGES ..................................222
7.5.7. Format GERBER................................223
7.6. Translacja formatów..................................224
7.6.1. Translatory dxf2cif i cif2dxf formatów DXF i CIF ...........224
7.6.2. Program translacji NETLIST.........................226
7.6.3. Program GRAPHCON konwersji formatów................226
7.6.4. Translacja formatów związanych z programem AutoCAD.......227
7.6.5. Translacja formatów CIF i GDSII......................228
7.6.6. Translacja formatów CIF i LUCIE......................230
7.6.7. Integracja bibliotek modeli symulacyjnych.................231
7.7. Opis stanowiska laboratoryjnego ..........................233
7.8. Program ćwiczenia ..................................234
7.9. Literatura ........................................235

8. DODATEK - Moduły systemu CAT...........................237
8.1. Zadania systemu....................................237
8.2. Elementy ........................................237
8.3. Struktury systemu...................................238
8.4. Magistrala kasety . . .................................240
8.5. Sygnały magistrali dla operacji rozkazowych ..................242
8.5.1. Numer stanowiska N..............................243
8.5.2. Adres wewnętrzny (A8, A4, A2, Al) ...................243
8.5.3. Kod operacji (F16, F8, F4, F2, FI) ....................243
8.5.4. Sygnały strobujące (SI i S2).........................246
8.5.5. Dane .......................................246
8.6. Sygnały stanu......................................246
8.6.1. Sygnał zgłoszenia L..............................247
8.6.2. Sygnał zajętości magistrali B.........................251
8.6.3. Sygnał odpowiedzi Q .............................251
8.6.4. Sygnał przyjęcia rozkazu X..........................251
8.7. Sygnały wspólnego sterowania ...........................252
8.7.1. Sygnał zerowania Z ..............................252
8.7.2. Sygnał zakazu I.................................252
8.7.3. Sygnał kasowania C..............................252
8.8. Zależności czasowe operacji na magistrali kasety................253
8.8.1. Operacje rozkazowe..............................253
8.8.2. Operacje bezadresowe.............................254
8.8.3. Przedłużanie cyklu na magistrali.......................255
8.9. Poziomy napięciowe sygnałów na magistrali...................255
8.10. Kody operacji.....................................255
8.11. Bloki systemu.....................................256
8.12. Generator/rejestr słowa 232A ...........................256
8.13. Blok ręcznego sterowania kasety 140 ....................... 259
8.14. Wskaźnik stanu magistrali 081 ........................... 262
8.15. Przetwornik analogowo-cyfrowy 712.......................264
8.16. Bramka wejściowa 321A..............................267
8.17. Rejestr przerwań 303 ................................ 269
8.18. Konwerter kodu binarnego na kod BCD 610A.................271
8.19. Wskaźnik cyfrowy 080A..............................271
8.20. Zegar czasu rzeczywistego 732 .......................... 273
8.21. Wtórnik 712F.....................................274
8.22. Przetwornik analogowo-cyfrowy integracyjny 701 ............... 276
8.23. Rejestr wyjściowy 360A ..............................280
8.24. Konwerter cyfrowo-analogowy 717F.......................280
8.25. Licznik nastawny 420A...............................286
8.26. Opis przykładowego uruchomieniowego stanowiska laboratoryjnego .... 288
8.26.1. Konfiguracja stanowiska........................... 288
8.26.2. Struktura logiczna stanowiska ....................... 289
8.26.3. Tablice zadajników sygnałów........................ 289
8.27. Literatura ................................ 293

SKOROWIDZ 295