Anatomia PC Helion Metzger Piotr wyd.5

30-01-2014, 0:52
Aukcja w czasie sprawdzania była zakończona.

Aktualna cena: 20 zł

Użytkownik monia-kra

numer aukcji: 3901683704

Miejscowość Kraków

Koniec: 29-01-2014 22:56:31

Dodatkowe informacje:
Stan: Używany
Okładka: miękka
Rok wydania (xxxx): 1999
Język: polski

Kolejne wydanie znanej książki będącej całościowym omówieniem architektury komputerów zgodnych z IBM PC.W książce omówiono:

elementy płyty głównej - procesor, układy wieloprocesorowe, magistralę systemową;
układy obsługi przerwań - układy bezpośredniego dostępu do pamięci, układy czasowe;
pamięci masowe - sterowniki i napędy dysków twardych i elastycznych, techniki zapisu;
komunikację z urządzeniami peryferyjnymi - interfejs równoległy i szeregowy;
urządzenia wejścia - klawiaturę, myszkę, joystick oraz ich obsługę programowania;
konfigurację systemu - program setup.

Wydanie piąte uzupełniono o opis układów pamięci i trybów EPP i ECP złącza równoległego.

do góry

Spis treści

Rozdział 1.Komunikacja procesora z innymi elementami architektury komputera (13)

Procesor (13)
- Przetwarzanie rozkazów (15)
  - RISC i CISC (15)
  - Pipeline (16)
  - Techniki przyspieszania (19)
- Dostęp do pamięci (26)
  - Adresowanie (28)
  - Stronicowanie (30)
Caching (31)
- Topologie (32)
  - Organizacja pamięci podręcznej (35)
  - Pamięć podręczna procesora 80386 (37)
- Zakres pokrywany przez pamięć podręczną (41)
- Obsługa przestrzeni adresowej I/O (43)
  - Procesor 8086 (44)
  - Procesory 80386 i 80486 (44)
  - Pentium (45)
- Funkcje kontrolne i sterujące (45)
  - BIST (46)
  - Kontrola TLB (46)
  - Kontrola pamięci podręcznej (46)
  - Przejście w stan wysokiej impedancji (46)
  - JTAG (47)
- Częstotliwość taktowania (49)
- Zasilanie (51)
Przegląd architektury procesorów (54)
- Procesory AMD (55)
  - Rodzina K5 (55)
  - Rodzina K6 (58)
  - Rodzina K6-2 (60)
  - Rodzina K6 III (63)
  - Model K7 (64)
- Procesory Cyrix (69)
  - Rodzina 6x86 (M1) (69)
  - Rodzina M2 (72)
- Procesory Intel (75)
  - Rodzina Pentium (75)
  - Pentium MMX (77)
  - Pentium Pro (78)
  - Pentium II (82)
  - Celeron (87)
  - Celeron A (Mendocino) (89)
  - Pentium II Xenon (91)
  - Pentium III (92)
  - Pentium III Xenon (98)
  - Itanium (100)
- Procesory IDT (100)
  - WinChip C6 (100)
  - WinChip 2 (102)
- Rise mP6 (104)
- Jak rozpoznać typ procesora (106)
  - Czy procesor jest zgodny z układem 80286 lub lepszym (106)
  - Procesor 8086/88 czy 80186/88 (107)
  - Procesor 80286 (107)
  - Procesor 80386 (108)
  - Procesor 486 czy Pentium (108)
Koprocesory (108)
- - Koprocesor 8087 (109)
  - Koprocesor 80287 (110)
  - Koprocesor 80387 (110)
  - Koprocesor i487SX (111)
- Jak rozpoznać typ koprocesora (111)
  - Czy w systemie jest koprocesor (112)
  - Koprocesor 8087 (113)
  - Koprocesor 80287 czy 80387 (113)
Architektura komputera PC/XT (113)
- Dostęp do przestrzeni wejścia-wyjścia (114)
- Procesory 8086 i 8088 (115)
  - Procesor 8086 (115)
  - Procesor 8088 (119)
- Kontroler 8288 (119)
- Elementy składowe architektury komputera XT (121)
- Ośmiobitowa magistrala zewnętrzna (125)
Architektura komputera AT (127)
- Procesor 80286 (130)
- Magistrala zewnętrzna (16-bitowa) (132)
Architektura komputerów 386, 486 i Pentium (135)
- EISA (Extended Industry Standard Architecture) (137)
  - Wieloprocesorowość (137)
  - Magistrala zewnętrzna (137)
  - Kontroler DMA (138)
  - Kontroler przerwań sprzętowych (138)
  - Kontroler magistral (138)
  - Pamięć konfiguracji (139)
- MCA (Micro Channel Architecture) (139)
- VESA Local Bus (141)
- Magistrala PCI (Peripherial Component Interconnect) (143)
  - Magistrala zewnętrzna (155)
  - Kontroler przerwań sprzętowych (155)
  - Pamięć konfiguracyjna urządzeń PCI (157)
  - Mechanizmy dostępu do pamięci konfiguracyjnej (171)
  - Autokonfiguracja urządzeń PCI (174)
- Magistrala AGP (Accelerated Graphics Port) (174)
  - Sygnały magistrali AGP (180)
  - AGP w teorii (184)
  - AGP w praktyce (190)
- Systemy wieloprocesorowe (194)
  - Architektura MPP (195)
  - Architektura UMA (196)
  - Komunikacja z pamięcią (197)
  - Buforowa pamięć podręczna (Cache) (198)
  - Obsługa układów peryferyjnych (202)
Architektura komputerów przenośnych (209)
- Złącze PCMCIA (210)

Rozdział 2. Procesor z rozszerzeniem MMX (211)

Zmiany w architekturze (211)
- Rozpoznanie procesora P55C (213)
- Nowe rejestry (214)
- Nowe typy danych (217)
- Nowe rozkazy (217)
  - Przykład działania: rozkaz PACKUSWB (220)
  - Przykład działania: rozkaz PADDSW (221)
Przykłady zastosowań (222)
- Blue-Box (223)
- Przetwarzanie pliku WAV (224)

Rozdział 3. Układy pamięci PC (225)

Pamięci dynamiczne (226)
- Tryb konwencjonalny (227)
  - Odczyt (227)
  - Zapis (228)
- FPM (Fast Page Mode) (228)
  - Odczyt (229)
  - Zapis (229)
- EDO (Extended Data Out) (230)
  - Odczyt (230)
  - Zapis (230)
- BEDO (Burst EDO) (231)
- Porównanie (232)
- SDRAM (232)
  - Linie zewnętrzne (235)
  - Rozkazy SDRAM (237)
  - Organizacje logiczne kostek SDRAM (242)
Moduły pamięci (244)
- Moduły SIMM-30 (SIP) (244)
- Moduły SIMM PS/2 (246)
  - SIMM PS/2 bez parzystości (FPM i EDO) (246)
  - SIMM PS/2 36-bitowy (249)
  - System rozpoznawania modułów SIMM (250)
- Moduły DIMM (251)
  - Buforowane DIMM DRAM (251)
  - Niebuforowane DIMM DRAM (253)
  - Niebuforowane DIMM SDRAM (255)
  - Rozpoznawanie modułu DIMM (260)
- Systemy oznaczeń układów (263)
  - Układy DRAM (263)
  - Układy SDRAM (266)
Odświeżanie (271)
- - RAS Only (273)
  - CBR (CAS before RAS) (273)
  - Hidden (275)
Wykrywanie błędów i ich korekcja (276)
- Błędy powtarzalne (HE) (277)
- Błędy sporadyczne (SE) (277)
- Kontrola parzystości (278)
- Kontrola ECC (279)
Układy pamięci magistrali 100 MHz (280)
- Moduł (281)
- Układy pamięci SDRAM PC-100 (282)
- Pamięć konfiguracyjna (SPD) (288)
- Moduły buforowane PC-100 (288)

Rozdział 4. System obsługi przerwań sprzętowych (293)

Układ scalony 8259A (295)
Cykl przyjęcia zgłoszenia (296)
Kaskadowe łączenie kontrolerów przerwań (297)
- Fazy obsługi przerwań od układu Slave (299)
Programowanie kontrolera przerwań (300)
- Inicjowanie pracy układu (300)
Polling (305)
Przerwanie niemaskowalne (NMI) (305)

Rozdział 5. Kontroler DMA (307)

Układ scalony 8237A (308)
Tryby pracy kontrolera DMA (311)
Kaskadowe łączenie układów 8237A (312)
Programowanie kontrolerów DMA (313)
Adresy portów kontrolerów DMA w komputerze IBM PC/XT (314)
Adresy portów kontrolerów DMA w komputerze IBM PC/AT (315)
Budowa rejestrów wewnętrznych (317)
Przebieg transmisji (321)
- Komputer IBM PC (321)
- Komputer IBM PC/XT (322)
- Komputer IBM PC/AT (322)
  - Kanały 16-bitowe (323)
Układ odświeżania pamięci (324)

Rozdział 6. Kontroler napędu dysków elastycznych (327)

Zapis informacji na dyskietce (327)
Fizyczna organizacja danych na dyskietce (329)
Programowanie operacji dyskowych z poziomu systemu MS-DOS (332)
Obsługa dysków za pomocą funkcji BIOS (336)
Bezpośredni dostęp do kontrolera napędu dysków elastycznych (345)
- Rejestry kontrolera napędu dysków elastycznych (346)
Cykl rozkazowy kontrolera (348)
- Faza przygotowawcza (348)
- Faza przekazywania rozkazu (349)
- Budowa przykładowego rozkazu - rozkaz RS (Read Sector) (349)
- Alternatywne metody transmisji danych (355)
Uwzględnianie mechanicznych własności napędu (356)
Zastosowanie kodów CRC (358)

Rozdział 7. Obsługa dysku twardego (361)

Budowa kontrolera (361)
Systemy kodowania MFM i RLL (362)
Fizyczna organizacja danych i formatowanie (365)
- Formatowanie wysokiego poziomu (366)
- Formatowanie niskiego poziomu (366)
Błędy i ich korekcja (367)
Standard AT-BUS (372)
- Logiczny opis złącza (373)
- Złącze fizyczne (374)
- Dostęp CPU do dysku AT-BUS (378)
- Cykl programowania kontrolera (385)
  - Faza przekazywania rozkazu (385)
  - Faza przekazywania danych (385)
  - Faza końcowa (387)
  - Przykład realizacji rozkazu CZYTAJ SEKTOR (388)
  - Przykład realizacji rozkazu samoidentyfikacji dysku (Device Identify) (390)
- Funkcje oszczędnościowe (394)
  - System automatyczny (394)
  - Rozkazy specjalne (395)
Standard EIDE (399)
- Zwiększenie zakresu pojemności dysków (401)
  - Bariera 504 MB (402)
  - Metody omijania bariery 504 MB (404)
  - Bariera 2 GB (407)
  - System FAT (bariera 2 047 MB) (407)
  - Bariera 4 GB (408)
  - Windows NT - bariera 4 GB (408)
  - Bariera 8 GB (408)
  - Straty pojemności (410)
  - Przekraczanie bariery 8 GB (410)
- Prędkości transmisji danych (412)
  - Tryby PIO (413)
  - Tryby DMA (413)
  - Tryb Ultra DMA/33 (417)
  - Tryb Ultra DMA/66 (420)
- Zwiększenie liczby urządzeń (422)
- Poszerzenie oferty urządzeń IDE (422)
- Nowe rozkazy (423)
- Blok informacyjny po komendzie IDENTIFY (423)
Standard SCSI (424)
- Ogólny opis systemu (424)
- Realizacja magistrali (427)
  - SCSI w komputerach PC (431)
- Organizacja pracy magistrali SCSI (443)
  - Fazy pracy magistrali (444)
  - Transfer danych w fazach informacyjnych (459)
  - Sytuacje wyjątkowe (468)
  - Rozkazy systemowe (470)
  - Informacja statusowa (475)
  - Komunikaty (476)
  - System wskaźników (482)
- Przykładowa wymiana danych (484)

Rozdział 8. Karty graficzne (489)

Przegląd kart graficznych (489)
Omówienie kart graficznych EGA, VGA i SVGA (491)
- Tryby tekstowe (496)
- Tryby graficzne (497)
- Tryby zapisu i odczytu pamięci obrazu (498)
- Standard VESA (499)
Rejestry sterowników EGA/VGA (501)
- Rejestry zewnętrzne (external/general registers) (502)
- Układ sekwencyjny (sequencer) (504)
- Układ graficzny (graphics controller) (507)
- Układ sterowania atrybutem (attribute controller) (512)
- Przetwornik cyfrowo-analogowy (digital to analog converter) (517)
- Układ sterowania wyświetlaczem (CRT controller) (520)
Funkcje BIOS obsługujące karty graficzne (530)
- Funkcje określające tryb pracy i ogólne parametry sterownika (531)
- Funkcje dostępu do ekranu (535)
- Funkcje służące do definiowania kolorów (539)
- Funkcje generatora znaków (547)
- Funkcje konfigurujące sterownik (555)
- Funkcje uzupełniające (559)
- Dodatkowe funkcje obsługiwane przez VESA-BIOS (568)
Przykłady zastosowania funkcji BIOS-u kart graficznych (574)
- Rozpoznanie typu karty graficznej (574)
- Sprawdzenie ilości pamięci zainstalowanej na karcie graficznej (575)
- Zmiana wyglądu znaku (575)

Rozdział 9. Grafika PC w dobie multimediów (577)

Przetwarzanie sekwencji wideo (578)
- Sprzętowe wspomaganie funkcji wideo (579)
- Interfejs programowy (581)
- Format MPEG (583)
  - Dekodowanie (585)
  - Kodowanie (587)
Przetwarzanie scenerii 3D (589)
- Schemat przetwarzania obiektów 3D (590)
- API (592)
- Geometry Engine (593)
  - Tłumaczenie opisu środowiska (594)
  - Oświetlenie i tekstura (594)
  - Przekształcenia geometryczne (594)
  - Strefa widoczności (595)
  - Przekazanie parametrów do jednostki rasteryzującej (595)
- Rendering Engine (596)
  - Teksturowanie (599)
  - Mieszanie kolorów (605)
  - Efekty specjalne (606)
- Pamięć lokalna akceleratora 3D (607)
  - Frame Buffer (608)
  - Bufor Z/W (609)
  - Pamięć tekstur (611)
  - Rozmiar pamięci i organizacja (613)
  - Rodzaje pamięci graficznych (617)
- RAM-DAC (620)
- Dopasowanie monitora do karty (623)
  - Parametry karty (623)
  - Jakość monitora (625)
  - Programy instalacyjne (627)
  - Kanał informacyjny VESA DDC (628)
- Podział mocy obliczeniowej (629)
Przykłady rozwiązań akceleratorów graficznych (631)
- Układ Voodoo (631)
- Układ Voodoo-2 (632)

Rozdział 10. System odmierzania czasu (633)

Układ 8253/8254 (633)
Programowanie generatora 8253/8254 (637)
Zegar systemowy (641)
Układ odświeżania pamięci dynamicznej (642)
Obsługa głośnika (644)
Drugi układ 8254 i jego zastosowanie (646)

Rozdział 11. Pamięć CMOS-RAM (649)

Układ scalony MC146818 (650)
Funkcje BIOS obsługujące pamięć konfiguracji (660)
Bezpośredni dostęp do pamięci CMOS (663)

Rozdział 12. Łącze równoległe (665)

Terminologia BIOS-SETUP (667)
Tryby podstawowe (668)
- Tryb standardowy (668)
- Tryb półbajtowy (675)
- Tryb bajtowy (PS/2) (676)
- Tryb EPP (676)
- Tryb ECP (680)
Realizacja portu równoległego w ramach architektury PC (685)
Dostęp do łącza równoległego poprzez funkcje BIOS (686)
Dostęp do łącza równoległego z poziomu systemu MS-DOS (690)
Ogólne zastosowanie łącza równoległego (692)

Rozdział 13. Łącze szeregowe (697)

- Transmisja synchroniczna (697)
- Transmisja asynchroniczna (697)
Asynchroniczna transmisja szeregowa i ramka danych (697)
Układ scalony 8250 (699)
Interfejs RS-232C (703)
- Tryb simpleksowy (706)
- Tryb półdupleksowy (706)
- Tryb dupleksowy (706)
Dostęp do łącza szeregowego z poziomu systemu MS-DOS (708)
Funkcje BIOS obsługujące łącze szeregowe (711)
Bezpośrednie programowanie rejestrów UART (716)
- Przerwania generowane przez łącze szeregowe (718)
- Prędkość transmisji (721)
- Sygnały sterujące (722)
- Specyfika układu UART 16450 (724)

Rozdział 14. Klawiatura (725)

Klawiatury XT, AT i PS/2 (725)
Mapa klawiatury (727)
Organizacja obsługi klawiatury przez BIOS (732)
Funkcje przerwania 16h BIOS (737)
Bezpośrednie programowanie klawiatury (742)
- Port wejściowy i port wyjściowy (749)

Rozdział 15. Pozostałe urządzenia wejścia (753)

Myszka i jej obsługa (753)
Game port (760)

Rozdział 16. Złącze USB (763)

- Specyfikacja (763)
- Topologia (764)
- Okablowanie (764)
- Protokół (765)
- USB w praktyce (768)

Rozdział 17. Zasilacz (771)
Dodatek A. Programy konfiguracyjne (775)

- Organizacja systemu bezpieczeństwa (776)
- System ochrony przed wirusami atakującymi Boot-Sektor (778)
- System ładowania wartości predefiniowanych (778)
- Mechanizm opuszczania programu konfiguracyjnego (779)
- Ogólna konstrukcja blokowa (779)

Dodatek B. Współpraca z magistralą zewnętrzną (813)

Opis działania (813)
Wykorzystywane sygnały magistrali (815)
Zastosowane układy scalone (816)

Dodatek C. CD-ROM dołączony do książki (819)